# SOFT INPUT SOFT OUTPUT DECODING METHOD AND SOFT INPUT SOFT OUTPUT DECODER

Patent number:

JP2002344332

**Publication date:** 

2002-11-29

Inventor:

FUJITA HACHIRO; MIYATA YOSHIKUNI; NAKAMURA

TAKAHIKO; YOSHIDA HIDEO

Applicant:

MITSUBISHI ELECTRIC CORP

Classification:

- international:

H03M13/45; G06F11/10; H03M13/29


- european:

Application number: JP20010145201 20010515

Priority number(s):

### Abstract of JP2002344332

PROBLEM TO BE SOLVED: To solve a problem that since the maximum number of states of an (N, K) two-element linear block code is generally 2N<-> K when a Trellis diagram of dual code is used, the number of states of Trellis diagram becomes tremendous when the number of check bits (N-K) increases and the complexity of recurrence formulas &alpha and &beta becomes tremendous, and a problem that the memory capacity for storing the recurrence formulas &alpha and &beta also becomes tremendous. SOLUTION: The soft input soft output decoding method comprises a step to generate a first data sequence by subjecting hard decision data generated in a generating step to Hadamard transform and subjecting its reliability information to Hadamard transform to generate a second data sequence.



Also published as:

JP2002344332 (A)

Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-344332 (P2002-344332A)

(43)公開日 平成14年11月29日(2002.11.29)

(51) Int.Cl.7	識別記号	FΙ	デーマコート*(参考)
H 0 3 M 13/45		H 0 3 M 13/45	5 B 0 0 1
G06F 11/10	3 3 0	G06F 11/10	330S 5J065
H 0 3 M 13/29		H 0 3 M 13/29	

## 審査請求 未請求 請求項の数4 OL (全 18 頁)


(21)出願番号	特顏2001-145201(P2001-145201)	(71)出願人	000006013
			三菱電機株式会社
(22)出願日	平成13年5月15日(2001.5.15)		東京都千代田区丸の内二丁目2番3号
		(72)発明者	藤田 八郎
			東京都千代田区丸の内二丁目2番3号 三
			菱電機株式会社内
		(72)発明者	宮田 好邦
			東京都千代田区丸の内二丁目2番3号 三
			菱電機株式会社内
		(74)代理人	100066474
			弁理士 田澤 博昭 (外1名)
			7, 22 20. 10.12
			最終買に続く

## (54) 【発明の名称】 軟入力軟出力復号方法及び軟入力軟出力復号装置

## (57)【要約】

【課題】 双対符号のトレリス線図を用いて行われるが、一般に(N, K) 2 元線形プロック符号の状態数が最大で $2^{N-K}$ 個あるため、チェックビット数(N-K)が多いとトレリス線図の状態数が膨大となり、再帰式 $\alpha$ および $\beta$ の計算量が膨大になる課題があった。また、再帰式 $\alpha$ および $\beta$ を記憶するためのメモリ容量も膨大になる課題もあった。

【解決手段】 生成ステップで生成された硬判定データをアダマール変換して第1のデータ系列を生成し、その信頼度情報をアダマール変換して第2のデータ系列を生成するアダマール変換ステップを設ける。



#### 【特許請求の範囲】

【請求項1】 通信路値と事前値から軟入力値を計算する軟入力値計算ステップと、上記軟入力値計算ステップと、上記軟入力値計算ステップで計算された軟入力値から硬判定データと信頼度情報を生成する生成ステップと、上記生成ステップで生成された硬判定データをアダマール変換して第1のデータ系列を生成し、その信頼度情報をアダマール変換して第2のデータ系列を生成するアダマール変換ステップと、上記アダマール変換ステップで生成された第1及び第2のデータ系列から外部値を計算する外部値計算ステップで上記軟入力値と上記外部値計算ステップで計算された軟入力値と上記外部値計算ステップで計算された外部値を加算して事後値を計算する事後値計算ステップと、上記事後値計算ステップで計算された事後値から情報系列を推定する情報系列推定ステップとを備えた軟入力軟出力復号方法。

【請求項2】 事後値計算ステップは、2元線形プロック符号C1、C2から構成された積符号を復号する場合、C1符号の事後値を計算すると、その事後値をC2符号の事前値として軟入力値計算ステップに与え、C2符号の事後値をB1算すると、その事後値をC1符号の事前値として軟入力値計算ステップに与えることを特徴とする請求項1記載の軟入力軟出力復号方法。

【請求項3】 通信路値と事前値から軟入力値を計算する軟入力値計算回路と、上記軟入力値計算回路により計算された軟入力値から硬判定データと信頼度情報を生成する軟入力値変換回路と、上記軟入力値変換回路により生成された硬判定データをアダマール変換して第1のデータ系列を生成し、その信頼度情報をアダマール変換して第2のデータ系列を生成するアダマール変換回路と、上記アダマール変換回路により生成された第1及び第2のデータ系列から外部値を計算する外部値計算回路と、上記軟入力値計算回路により生成された軟入力値と上記外部値計算回路により計算された外部値を加算して事後値を計算する事後値計算回路と、上記事後値計算回路により計算された事後値から情報系列を推定する情報系列推定回路とを備えた軟入力軟出力復号装置。

【請求項4】 事後値計算回路は、2元線形ブロック符号C1、C2から構成された積符号を復号する場合、C1符号の事後値を計算すると、その事後値をC2符号の事前値として軟入力値計算回路に与え、C2符号の事後値を計算すると、その事後値をC1符号の事前値として軟入力値計算回路に与えることを特徴とする請求項3記載の軟入力軟出力復号装置。

## 【発明の詳細な説明】

## [0001]

【発明の属する技術分野】この発明は、2元線形プロック符号を軟入力軟出力復号する軟入力軟出力復号方法及び軟入力軟出力復号装置に関するものである。

#### [0002]

【従来の技術】積符号は訂正能力の比較的小さな符号から強力な誤り訂正符号を構成する手法として広く応用されている。図6は積符号の一般的な構成を示す説明図である。左上のブロック1は情報ビットのブロック(総数 K1・K2ビット)であり、それ以外のブロック2、ブロック3およびブロック4はチェックビットのブロックである。各情報ビットは水平および垂直方向に2次元的に符号化される。

【0003】図6の垂直方向の符号は符号長N1、情報長K1、最小距離d1の(N1,K1,d1)2元線形符号(以降、C1符号と称する)であり、水平方向の符号は符号長N2、情報長K2、最小距離d2の(N2,K2,d2)2元線形符号(以降、C2符号と称する)である。このように、積符号は2次元符号化系列であり、全体で符号長N1・N2、情報長K1・K2、最小距離d1・d2の(N1・N2,K1・K2,d1・d2)2元線形符号となる(以降、符号Cと称する)。【0004】次に上述した積符号Cの符号化方法について説明する。情報データであるK1・K2ビット{dij|i=1,2,…,K2}(dij=0,1)は、式(1)に示すように、縦K1、横K2のブロックB1に配列される。

$$B1 = \begin{bmatrix} d_{11} & d_{12} & \cdots & d_{1,K2-1} & d_{1,K2} \\ d_{21} & d_{22} & \cdots & d_{2,K2-1} & d_{2,K2} \\ \vdots & \vdots & \ddots & \vdots & \vdots \\ d_{K1-1,1} & d_{K1-1,2} & \cdots & d_{K1-1,K2-1} & d_{K1-1,K2} \end{bmatrix}$$

 $d_{K1,1}$   $d_{K1,2}$  ...

【0005】まず、第1列から第K2列の各列ごとにC1符号化される。第j列にはC1符号のパリティチェックビット(N1-K1ビット)( $r1_{1...j}$ ,  $r1_{2...j}$ , ...,  $r1_{N1-K1...j}$ ) (j=1,..., K2) が付加される。このC1符号化により情報ビットの

(1) (2) (1) (1) プロックB 1の下に縦N 1 - K 1

【数1】

・ブロックB1の下に縦N1-K1、横K2のチェックビットのブロックB2が配置されて全体で縦N1、横K2のブロックB12が生成される(式(2)を参照)。 【数2】

$$B12 = \begin{bmatrix} B1 \\ B2 \end{bmatrix}$$

$$B2 = \begin{bmatrix} r1_{11} & r1_{12} & \cdots & r1_{1K2-4} & r1_{1K2} \\ r1_{21} & r1_{22} & \cdots & r1_{2K2-1} & r1_{2K2} \\ \vdots & \vdots & \ddots & \vdots & \vdots \\ r1_{N1-K1-1} & r1_{N1-K1-2} & \cdots & r1_{N1-K1-1K2-1} & r1_{N1-K1-1K2} \\ r1_{N1-K1-1} & r1_{N1-K1-2} & \cdots & r1_{N1-K1-2K-2-1} & r1_{N1-K1-2K2} \end{bmatrix}$$
(2)

【0006】次にブロックB12の第1行から第N1行まで各行ごとにC2符号化される。第j行にはC2符号のパリティチェックビット(N2-K2ビット)(r2 $_{j,1}$ , r2 $_{j,2}$ , ..., r2 $_{j,N2-K2}$ )(j=1, …, N1)が付加される。これによりブロックB1に対して縦K1、横N2-K2のチェックビットのブ

ロックB3、また、ブロックB2に対して縦N1-K 1、横N2-K2のチェックビットのブロックB4が生成されてブロックB12(B1+B2)の右に配置される(式(3)を参照)。以上の処理により積符号Cの符号化が完了する。

【数3】

$$B1234 = \begin{bmatrix} B1 & B3 \\ B2 & B4 \end{bmatrix}$$

$$B3 = \begin{bmatrix} r2_{11} & r2_{12} & \cdots & r2_{1N2-K2-1} & r2_{1N2-K2} \\ r2_{21} & r2_{22} & \cdots & r2_{2N2-K2-1} & r2_{2N2-K2} \\ \vdots & \vdots & \ddots & \vdots & \ddots & \vdots \\ r2_{K1-1,1} & r2_{K1-1,2} & \cdots & r2_{K1-1N2-K2-1} & r2_{K1-1N2-K2} \\ r2_{K1} & r2_{K1,2} & \cdots & r2_{K1-2N2-K2-1} & r2_{K1-2N2-K2} \end{bmatrix}$$

$$(3)^{-1}$$

$$B4 = \begin{bmatrix} r3_{1,1} & r3_{1,2} & \cdots & r3_{1,N_2-K_2-1} & r3_{1,N_2-K_2} \\ r3_{2,1} & r3_{2,2} & \cdots & r3_{2,N_2-K_2-1} & r3_{2,N_2-K_2} \\ \vdots & \vdots & \ddots & \vdots & \vdots \\ r3_{N_1-K_1-1,1} & r3_{N_1-K_1-1,2} & \cdots & r3_{N_1-K_1-N_2-K_2-1} & r3_{N_1-K_1-N_2-K_2} \\ r3_{N_1-K_1,1} & r3_{N_1-K_1,2} & \cdots & r3_{N_1-K_1N_2-K_2-1} & r3_{N_1-K_1N_2-K_2} \end{bmatrix}$$

【0007】積符号では、上述したように各情報ビットがC1符号およびC2符号により2重に符号化されているので強力な誤り訂正が可能である。積符号の復号方法には様々なものが知られている。まず、積符号の最小距離d=d1・d2の半分、即ち、t=(d-1)/2個までの誤りを訂正する方法としてレディ・ロビンソン復号法が知られている。これは積符号の硬判定限界距離復号に相当する。詳細に関しては今井秀樹著『符号理論』(電子情報通信学会)に開示されている。

【0008】また、C1符号(垂直方向)の復号→C2符号(水平方向)の復号→C1符号(垂直方向)の復号→…のようにC1符号とC2符号を交互に繰り返して復号する方法もある。この繰り返し復号法を用いると上記のt個以上の誤りも訂正できる場合がある。これら2つの復号法は受信信号を硬判定した場合の復号法としてよく利用されている。

【0009】一方、積符号の軟入力軟出力繰り返し復号 法も知られている。これは積符号を構成する要素符号C 1 (またはC 2 符号) を復調器から入力される軟判定を 用いて軟出力復号し、計算された軟出力を次のC 2 符号 (またはC 1 符号) の復号の軟判定として軟出力復号を 行い、再び計算された軟出力を次のC 1 符号(またはC 2 符号) の復号の軟判定として軟出力復号を行う、とい う処理を繰り返すものである。要素符号(C 1 符号また はC 2 符号) の軟入力軟出力復号法としては、J. Ha genauer他著, "Iterative deco ding of binary block and c onvolutional codes", IEEE. IT, vol. 42, pp. 429-445, 1996 に記載されたMAP復号法が知られている。

【0010】以下、上記論文に記載された(N, K) 2元線形符号CのMAP復号法について説明する。MAP(Maximum A Posteriori probability、最大事後確率)復号法は軟判定復号法の1つで、通信路から得られる通信路情報を利用して復号ビット誤り率を最小にする復号法である。MAP復

号法を説明するために(N, K)2元線形符号Cを用い た一般的なディジタル通信システムのモデルについて説 明する。

【0011】図7は一般的なディジタル通信システムを 示す構成図であり、図において、1は情報データに冗長 ビットを付加して符号語を生成する符号器、2は符号器 1で生成された符号語を通信路3に適した信号に変換す る変調器、3は通信路、4は通信路3を介して入力され た受信信号を復調し、その復調データを復号器5に出力 する復調器、5は復調器4から入力された復調データを 復号して推定情報ビット系列を出力する復号器である。 なお、符号器1と変調器2から送信機が構成され、復調 器4と復号器5から受信機が構成される。

【0012】次に動作について説明する。まず、長さK の情報ビット系列D= (d<sub>1</sub>, d<sub>2</sub>, ..., d<sub>K</sub>) (d , = 0, 1) が符号器1に入力される。符号器1におい て入力された情報ビット系列Dに冗長ビット(r<sub>1</sub>, r  $(r_i = 0, 1)$  が付加されて、 長さNの符号語W=( $d_1$ ,  $d_2$ , . . ,  $d_K$ ,  $r_1$ , r<sub>2</sub>,.., r<sub>N-K</sub>) が生成される。記述を簡単にす るために符号語Wを( $w_1, w_2, \ldots, w_N$ )( $w_i$ 

$$L(w_j) = \log \frac{\Pr(w_j = 0 \mid Y)}{\Pr(w_j = 1 \mid Y)}$$

【0015】式(4)の対数尤度比L(w<sub>j</sub>)は、系列Y を受信した条件下で送信ビットw,が"0"であるか "1"であるかを判定するものである。対数尤度比L

$$w_{j} = \begin{cases} 0 & (LLR(w_{j}) \ge 0) \\ 1 & (LLR(w_{j}) < 0) \end{cases}$$

【0016】式(5)の対数尤度比LLR(w<sub>i</sub>)は、下 記の式(6)に示すように3つの項に分解される。

$$LLR(w_j) - L_s y_j + L_s(w_j) + L_s(w_j)$$

第1項のLc・y」は、復調データy,に比例する成分 で通信路値と呼ばれる(Lcは通信路の特性から定まる 定数である)。第2項のLa(w<sub>j</sub>)は、送信ビット"w ,"の事前値と呼ばれる量で下記の式(7)で定義され

$$L_a(w_j) = \log \frac{\Pr(w_j = 0)}{\Pr(\dot{w}_j = 1)}$$

L<sub>\*</sub>(w<sub>j</sub>)= log \frac{\text{Pr(w\_j = 0)}}{\text{Pr(w\_j = 1)}} \tag{0 0 1 7 】最後の第3項のLe(w\_j)は、送信ビット "w、"の外部値と呼ばれる量で下記の式(8)で計算 =0、1)と表す。生成された符号語Wは変調器2に入 力されて通信路3に適した信号に変換される。ここでは 符号語の各ビット $w_j$ は、 $w_j = 0$ のとき"+1"に、 w = 1のとき "-1" に変換されて通信路 3に送出さ れるものとする。また、送信系列を $X = (x_1,$ 

 $x_2, ..., x_N$ ) ( $x_i = -1, +1$ ) と表す。

【0013】通信路3では送信信号に加法的雑音が重畳 されるものと仮定する。送信信号が通信路3を介して受 信機に入力され、復調器4において受信信号が整形され て復調データ $Y = (y_1, y_2, \ldots, y_N)$ が生成さ れる。ここで復調データYの各成分は $y_1 = x_1 + n_1$ (n,は雑音成分)と表される。復調器4で生成された 復調データは復号器5に入力され、復号器5において入 力された復調データからMAP復号により推定情報ピッ ト系列(復号結果)が出力される。

【0014】以下、復号器5のMAP復号について詳細 に説明する。復号器5では復調データ系列Yから下記の 式(4)に示す送信ビットw,の対数尤度比L(w,)を 計算する。

【数4】

(4)

(w;)が正ならば、送信ビットw;は "0"、負ならば "1"と判定される(式(5)を参照)。

【数5】

(5)

【数6】

(6)

る。通常、送信ビットが"0"である確率と、"1"で ある確率は等しいと考えらるので、この項は0とされる が、繰り返し復号において重要な役割を演じる。

【数7】

(7)...

される。

$$L_{s}(w_{i}) = \log \frac{\sum_{j \in \mathcal{L}_{i}, \sum_{j=1}^{N} \tanh(L(w_{i}, y_{i}))^{k_{i}}}}{\sum_{j \in \mathcal{L}_{i}} (-1)^{v_{j}} \prod_{i=1}^{N} \tanh(L(w_{i}, y_{i}))^{k_{i}}}$$
(8)

ただし、式(8)の右辺の記号C'は、符号Cの双対符 号 (符号長=N、情報長=N-K) で、B=(b<sub>1</sub>, b

。, . . , b x) は双対符号C'の元である。双対符号 に関しては前掲『符号理論』に開示されている。また、

L(w<sub>j</sub>, y<sub>j</sub>)は、下記の式(9)で定義される通信路値と事前値の和である。式(8)の外部値は、積符号の繰り返し復号において次段の要素符号のMAP復号にお

【0018】式(8) は双対符号C'のトレリス線図を

## $L(w_j, y_j) = L_i y_j + L_i(w_j)$

用いて計算することができる。符号Cが生成多項式x3 +x+1で与えられる符号長7、情報長4の(7, 4)ハ ミング符号を例にとり、その双対符号のトレリス線図に ついて説明する。なお、詳細は次の文献、J. K. Wo lf著, "Efficient maximum li kelihood decoding of line ar block code using a tre llis", IEEE Trans. IT, vol. 2 4, pp. 76-80, 1978に開示されている。 【0019】符号Cの双対符号C'は、生成多項式がx <sup>4</sup> + x <sup>3</sup> + x <sup>2</sup> + 1 で与えられる符号長7、情報長3の 2元巡回符号である。符号C'のトレリス線図は符号 C'の符号器を用いて構成される。図8は(7,3)巡 回符号の符号器の構成を示すブロック図である。図中の D0からD3は1ビットを記憶する記憶素子、2A、2 B、2Cは排他的論理和、SW1は情報ビットを入力す るための第1のスイッチ、SW2は帰還接続するための 第2のスイッチ、SW3は出力ビットを選択するための 第3のスイッチである。

【0020】次に情報ビット系列( $d_1$ ,  $d_2$ ,  $d_3$ ) = (1, 0, 1)を符号化する場合を例にとり符号器の動作について説明する。まず、記憶素子D0からD3に0がセットされ、スイッチSW1、SW2がそれぞれ閉じた状態に設定され、SW3が端子1に接続される(時点0)。

【0021】次の時点1では $d_1=1$ がSW1を介して入力され、排他的論理和2Aにおいて記憶素子D0に記憶されている内容0と $d_1=1$ が加算されて、その出力1が帰還される。記憶素子D0には記憶素子D1に格納されている内容0と帰還された1が排他的論理和2Bにおいて加算されて、その出力1が格納される。また、記憶素子D1には記憶素子D2に格納されている内容0と帰還された1が排他的論理和2Cにおいて加算されて、その出力1が格納される。一方、記憶素子D2には記憶素子D3に格納されている内容0がそのままシフト入力され、記憶素子D3には帰還された1が入力される。また、第3のスイッチSW3では入力ビット $d_1=1$ が選択されて出力される。

【0022】時点2では入力ビット $d_2$ =0がスイッチ SW1を介して入力され、排他的論理和2Aにおいて記憶素子D0に記憶されている内容1と $d_2$ =0が加算されて1が帰還される。記憶素子D0には記憶素子D1に格納されている内容1と帰還された1が排他的論理和2Bにおいて加算されて、その出力0が格納される。ま

ける事前値として再利用される。 【数9】

(9)

た、記憶素子D1には記憶素子D2に格納されている内容0と帰還された1が排他的論理和2Cにおいて加算されて、その出力1が格納される。一方、記憶素子D2には記憶素子D3に格納されている内容1がそのままシフト入力され、記憶素子D3には帰還された1が入力される。また、第3のスイッチSW3では入力ピットd2=0が選択されて出力される。

【0023】時点3ではd<sub>3</sub>=1がSW1を介して入力 され、排他的論理和2Aにおいて記憶素子D0に記憶さ れている内容0と $d_3 = 1$ が加算されて、その出力1が 帰還される。記憶素子D0には記憶素子D1に格納され ている内容1と帰還された1が排他的論理和2Bにおい て加算されて、その出力0が格納される。また、記憶素 子D1には記憶素子D2に格納されている内容1と帰還 された1が排他的論理和2Cにおいて加算されて、その 出力Oが格納される。一方、記憶素子D2には記憶素子 D3に格納されている内容1がそのままシフト入力さ れ、記憶素子D3には帰還された1が入力される。ま た、第3のスイッチSW3では入力ビットはョニ1が選 択されて出力される。時点3の処理が完了した段階で記 憶素子に格納されている内容(D0, D1, D2, D  $3) = (r_1, r_2, r_3, r_4) = (0, 0, 1,$ 1) は情報ビット系列  $(d_1, d_2, d_3) = (1,$ 0, 1) に対応するパリティチェックビットとなってい

【0024】時点4ではSW1およびSW2が開いた状態に設定され、SW3は端子2に接続される。記憶素子D0には記憶素子D1の内容0がシフト入力され、記憶素子D1には記憶素子D2の内容1がシフト入力され、記憶素子D2には記憶素子D3の内容1がシフト入力される。また、記憶素子D3には0が格納される。SW3では記憶素子D0の内容、即ち、パリティチェックビット $r_1$ =0が選択されて出力される。以降、順に記憶素子の内容が出力側にシフトされてパリティビットが次々に出力される。時点7の処理が完了した段階で符号系列( $d_1, d_2, d_3, r_1, r_2, r_3, r_4$ )=(1,0,1,0,0,1,1)がすべて出力され、記憶素子D0、D1、D2、D3の内容はすべて0にセットされる。

【0025】上の説明では情報ビット系列( $d_1$ ,  $d_2$ ,  $d_3$ )= (1, 0, 1) の符号化について説明したが、他の情報ビット系列( $d_1$ ,  $d_2$ ,  $d_3$ )に対しても同様にしてパリティビット系列( $r_1$ ,  $r_2$ ,  $r_3$ ,  $r_4$ )が生成される。以下では符号化系列( $d_1$ ,  $d_2$ ,  $d_3$ ,  $r_1$ ,  $r_2$ ,  $r_3$ ,  $r_4$ )を(w

1, w<sub>2</sub>, w<sub>3</sub>, w<sub>4</sub>, w<sub>5</sub>, w<sub>6</sub>, w<sub>7</sub>) と表す。 【0026】次に符号C'のトレリス線図について説明 する。上述した符号C'の符号器の各時点における記憶 素子の内容(D0,D1,D2,D3)を符号器の状態 と呼び、4ビットの数値D3D2D1D0で表す(D3 をMSBとする)。上の例では時点1の状態はB、次の 時点2の状態はEであり、符号器の状態は時点0から時 点7まで0→B→E→C→6→3→1→0 (16進数表 現) のように変化している。

【0027】符号C'のトレリス線図はすべての符号系 列の各時点における符号器の状態を時間軸にそって示し たものである。図9は符号C'、即ち、(7, 3)巡回 符号のトレリス線図を示す説明図である。次に図の構成 法について説明する。 横軸に時間軸、縦軸に0から15 までの4ビットの数値を並べたグラフをTとし、時点 0、状態0に□をプロットする。前述した符号化系列  $(w_1, w_2, w_3, w_4, w_5, w_6, w_7) =$ (1, 0, 1, 0, 0, 1, 1) はグラフT上で次のよ うに表現される。

【0028】まず、時点1、状態Bの箇所に□をプロッ トし、時点0の状態0と時点1の状態Bを線(ブランチ

と呼ばれる)で結ぶ。また、結んだ線を出力ビットw、 =1でラベル付けする。時点2以降に対しても同様の手 続きを行う。即ち、時点kにおいて、その時の符号器の 状態D3D2D1D0に口をプロットし、1時点前(k -1) の状態と現状態D3D2D1D0を線で結ぶ。ま た、結んだ線を時点kにおける出力ビットwkでラベル 付けする。時点7における手続きが完了した段階で符号 化系列  $(w_1, w_2, w_3, w_4, w_5, w_6, w_7)$ の時点0から時点7までの符号器の状態遷移がグラフT 上に表現される。上の符号系列(1,0,1,0,0, 1, 1) は図の太線の経路(パスと呼ばれる)で表現さ れる。

【0029】同様にして、他の符号化系列に対して符号 器の状態遷移をグラフTにプロットすれば、符号C'の トレリス線図が構成される。図からも分かるように符号 化系列はすべて時点0において状態0から出発して時点 7において状態0に終端する経路として表される。

【0030】符号C'のトレリス線図上で式(8)は次 の式(10)のように変形される。

【数10】

$$L_{\epsilon}(w_{i}) = \log \frac{\sum_{e \in I_{i}} \alpha_{i-1}(i(e))\beta_{i}(f(e)) + \sum_{e \in I_{i}} \alpha_{i-1}(i(e))\beta_{i}(f(e))}{\sum_{e \in I_{i}} \alpha_{i-1}(i(e))\beta_{i}(f(e)) - \sum_{e \in I_{i}} \alpha_{i-1}(i(e))\beta_{i}(f(e))}$$
(10)

ただし、 $E^{o}_{t}$ は時点 t においてラベル0のブランチの 集合、E<sup>1</sup> は時点tにおいてラベル1のプランチの集 合を表し、 i (e) はブランチ e の出発側の状態、 f (e) はプランチeの終着側の状態をそれぞれ表す。ブランチ

$$\Lambda(e) = \begin{cases} 1 & (l(e) = 0) \\ \tanh(L(w_i, y_i))(l(e) = 1) \end{cases}$$

式 (10) のa + (n)は式 (11) のプランチメトリッ クを用いて時間の進む向きに再帰的に定義される量であ

$$\alpha_i(n) = \sum_{e \in \mathcal{E}_n(n)} \Lambda(e) \alpha_{i-1}(i(e))$$

ただし、E<sub>in</sub>(n)は状態nに終着するプランチの集合 であり、式(12)の和はこの集合に含まれるすべての ブランチに対してとる。なお、時点0における $\alpha_0(n)$ 

$$\alpha_0(n) = \begin{cases} 1 & (n=0) \\ 0 & (n=0) \end{cases}$$

【0032】また、式 (10) のβ<sub>t</sub>(n)は、式 (1 1) のブランチメトリックを用いて時間の戻る向きに再

$$\beta_i(n) = \sum_i \Lambda(e)\beta_{i-1}(f(e))$$

 $eta_r(n) = \sum_{e \in \mathcal{E}_{(a)}} \Lambda(e) eta_{r-1}(f(e))$ ただし、 $\mathbf{E}_{out}(\mathbf{n})$ は状態 $\mathbf{n}$ から出発するプランチの 集合であり、式(14)の和はこの集合に含まれるすべ eのラベルを1(e)で表し、各プランチに対して次のよ うにプランチメトリックを定義する。

[0031]

【数11】

(11)

る(式(12)を参照)。

【数12】

(12)

の初期値は下記の式 (13) で与えられる。 【数13】

(13)

帰的に定義される量である(式(14)を参照)。 【数14】

(14)

てのプランチに対してとる。なお、時点7におけるβ, (n)の初期値は下記の式(15)で与えられる。

$$\beta_{1}(n) = \begin{cases} 1 & (n=0) \\ 0 & (n=0) \end{cases}$$

【0033】次に式(12)で定義されるαおよび式 (14) で定義される βの計算方法について図9を用い て具体的に説明する。αおよびβは同時に計算すること もできるが、通常、αを先に計算し、その後βの計算を 行う場合が多い。まず、時点0において $\alpha_0(n)$ (n= 0, 1, …, 15) を式(13) により初期化する。

【0034】時点1では図9のトレリス線図において時

一方、時点1の状態Bは時点のの状態のでありンチ1で 結ばれているので、下記の式 (17) のように計算され

【0035】時点2ではトレの保練図出る他のプロット されている状態0、5、B、Eに対して $\alpha_2$ (0)、 $\alpha_2$ (5)、α<sub>2</sub>(B)、α<sub>2</sub>(E)を式(12)に従って同様に

$$\alpha_2(0) = \Lambda(0)\alpha_1(0)$$

$$\alpha_2(5) = \Lambda(1)\alpha_1(B)$$

$$\alpha_2(B) = \Lambda(1)\alpha_1(0)$$

$$\alpha_2(E) = \Lambda(0)\alpha_1(B)$$

以降、時点3から時点7までトレリス線図上で口のプロ ットされている状態に対して同様に再帰式αを計算す る。なお、各時点で計算された再帰式αはメモリに格納 しておく。

【0036】 αの計算が完了すると次にβの計算を開始 する。βは時点の戻る向きに計算される。まず時点7に

$$\beta_4(0) = \Lambda(0)\beta_7(0)$$

β<sub>\*</sub>(1) = Λ(1)β<sub>\*</sub>(0) 以降、時点5から時点0までトレリス線図上で口のプロ ットされている状態に対して同様にしてβを計算する。 また、各時点で計算された再帰式βはメモリに格納して

【0037】αおよびβの計算が完了すると次に式(1 0) の外部値を時点1から順に計算する。例えば、時点

$$L(w_i) = \frac{\alpha_0(0)\beta_1(1) + \alpha_0(0)\beta_1(B)}{2}$$

 $L_{s}(w_{i}) = \frac{\alpha_{o}(0)\beta_{i}(1) + \alpha_{o}(0)\beta_{i}(B)}{\alpha_{o}(0)\beta_{i}(B) + \alpha_{o}(0)\beta_{i}(B)}$  【0038】このように双対符号C、 $\alpha_{o}(0)\beta_{i}(1) - \alpha_{o}(0)\beta_{i}(B)$ 用いて符号Cの外部値を計算する場合、再帰式αおよび βを計算しなければならないため計算量(特に乗算)が 非常に多い。また、計算されたαおよびβを記憶するた め、大きなメモリ容量も必要である。また、再帰式αと B、外部値Leの計算はすべて符号長に比例するため符 号長が一般にNの場合、3Nの計算時間が必要である。 【0039】次に上記の軟入力軟出力復号法を用いた積 符号の軟入力軟出力繰り返し復号法について説明する。

## (15)

点1において口のプロットされている状態0と状態Bに 対して式(12)によりα,(0)とα,(B)を計算す る。時点1の状態0は時点0の状態0とブランチ0で結 ばれているので、 $\alpha_1(0)$ は下記の式(16)のように 計算される。

【数16】

(16)る。

【数17】

計算すると、下記の式(18)のようになる。 【数18】

(18)

おいて $\beta_2(n)$  (n=0, 1, …, 15) を式 (15) により初期化する。時点6では図9のトレリス線図の時 点6において□のプロットされている状態0と状態1に 対して式(14)に従って $\beta_6(0)$ と $\beta_6(1)$ を計算す る(式(19)を参照)。

【数19】

## (19)

1の符号ビット $\mathbf{w}_1$ の外部値は $\alpha_0(0)$ 、 $\beta_6(1)$ およ びβ、(B)をメモリから読み出して下記の式(20)の ように計算される。時点2から時点7の符号ピットの外 部値も同様に計算し符号系列の外部値を求める。

【数20】

## (20)

説明を簡単にするためにC1符号とC2符号はともに符 号長N、情報長Kの(N, K) 2元線形符号とする。図 10は積符号の軟入力軟出力繰り返し復号法を示すフロ ーチャートであり、図において、ST1A、ST1Bは カウンターに初期値をセットするステップ、ST2A、 ST2Bは通信路値と事前値から軟入力値を計算するス テップ、ST3A、ST3Bは要素符号(C1符号およ びC2符号)の軟入力軟出力復号を実行するステップ、 ST4A、ST4BはステップST3A、ST3Bで計 算された軟出力値を事前値の配列に格納するステップ、 ST5A、ST5Bはカウンターの値を判定するステップ、ST6A、ST6Bはカウンターをインクリメント するステップ、ST7は積符号の復号を繰り返すか否か を判定するステップである。 【0040】次に図10のフローチャートの動作について説明する。積符号の符号語Wを下記の式(21)のN ×N行列で表す。

【数21】

$$W = \begin{bmatrix} w_{1,1} & w_{1,2} & \cdots & w_{1,N-1} & w_{1,N} \\ w_{2,1} & w_{2,2} & \cdots & w_{2,N-1} & w_{2,N} \\ \vdots & \vdots & \ddots & \vdots & \vdots \\ w_{N-1,1} & w_{N-1,2} & \cdots & w_{N-1,N-1} & w_{N-1,N} \\ w_{N,1} & w_{N,2} & \cdots & w_{N,N-1} & w_{N,N} \end{bmatrix}$$

$$(2.1)$$

【0041】各列はC1符号の符号語であり、各行はC 2符号の符号語である(行列の成分は0または1であ る)。上述した通信路モデルと同様にして、積符号Cの 符号語Wを送信し、受信機において復調データY (式 (22) のN×N行列) が生成されたものとする。 【数22】

(22)

$$Y = \begin{bmatrix} y_{11} & y_{12} & \cdots & y_{1N-1} & y_{1N} \\ y_{21} & y_{22} & \cdots & y_{2N-1} & y_{2N} \\ \vdots & \vdots & \ddots & \vdots & \vdots \\ y_{N-1,1} & y_{N-1,2} & \cdots & y_{N-1,N-1} & y_{N-1,N} \\ y_{N,1} & y_{N,2} & \cdots & y_{N,N-1} & y_{N,N} \end{bmatrix}$$

【0042】ここでYの各成分には通信路値の定数Lcが乗算されているものと仮定する。また、C1符号またはC2符号の軟入力軟出力復号において出力される外部

値を格納するための $N \times N$ 行列La (式 (23)) を用意し、初期値として0を格納しておく。

【数23】

$$La = \begin{bmatrix} La_{1,1} & La_{1,2} & \cdots & La_{1,N-1} & La_{1,N} \\ La_{2,1} & La_{2,2} & \cdots & La_{2,N-1} & La_{2,N} \\ \vdots & \vdots & \ddots & \vdots & \vdots \\ La_{N-1,1} & La_{N-1,2} & \cdots & La_{N-1,N-1} & La_{N-1,N} \\ La_{N,1} & La_{N,2} & \cdots & La_{N,N-1} & La_{N,N} \end{bmatrix}$$

$$(2 3)$$

【0043】まず、ステップST1Aにおいてカウンタ i に1をセットする。次にステップST2Aにおいて通信路値 $y_{1j}$ と事前値 $La_{1j}$ = $La(w_{1j})$ を加算して、式(24)のように、軟入力値 $R_{1j}$ = $R(w_{1j})$ (j=1, 2, …, N-1, N)を計算する。これは通

信路値の行列Yの第i行と事前値の行列La の第i行を成分ごとに加算することに対応する(初回の事前値La ( $w_{1,i}$ )はすべて0である)。

【数24】

$$R_{ij} \leftarrow y_{ij} + La_{ij}(j=1,2,...,N-1,N)$$

【0044】ステップST3AではステップST2Aで 計算された軟入力値R $_{1,j}$ (j=1, 2, ..., N-1, N)から符号ビット $w_{1,j}$  (j=1, 2, ..., N-1, N)の外部値L $e_{1,j}$  (j=1, 2, ..., N-1, N)を計算する。外部値の計算は上で述べた要素符号のMAP復号を適用し、C1符号の双対符号のトレリス線図を用いて行えばよい。ステップST4AにおいてステップST3Aで計算された外部値を配列Laの第i行に格納する。この場合、事前値として用いたデータに上書きすればよい。

【0045】ステップST5Aにおいてカウンタの値が N未満であるかを判定し、N未満であればカウンタをイ ンクリメントして(ステップST6A)、ステップST 2A以降の処理を繰り返す。即ち、第2行から第N行ま (24)

で順に通信路値と事前値から軟入力値を計算し、計算された軟入力値から軟入力軟出力復号を実行して各符号ピットの外部値を計算し、事前値の配列Laに格納する。一方、カウンタの値がNであればステップST1Bに進む。この段階で配列Laの全成分の更新が完了している。

【0046】ステップST1Bではカウンタjに1をセットし、ステップST2Bに進む。ステップST2Bにおいて通信路値 $y_{i_1}$ と事前値 $La_{i_1}$ を加算し、軟入力値 $R_{i_1}$ を計算する(i=, 2, …, N-1, N)。これは通信路値の行列Yの第1列と事前値の行列Laの第1列を成分ごとに加算することにより対応する。

【数25】

【0047】ステップST  ${}^{3}$ Bでは夫 ${}^{2}$ P ${}^{3}$ C ${$ 

【0048】ステップST5Bにおいてカウンタ」の値がN未満であるかを判定し、N未満であればカウンタをインクリメントして(ステップST6B)、ステップST2B以降の処理を繰り返す。即ち、第2列から第N列まで同様に通信路値と事前値から軟入力値を計算し、計算された軟入力値から軟入力軟出力復号により外部値の計算を行い、事前値の行列Laに格納する。一方、カウンタ値がNであればステップST7に進む。この段階で配列Laの全成分が更新されている。

【0049】以上の処理により積符号全体の1回の繰り返し復号が完了する。ステップST7においてさらに繰り返して復号するか否かの判定を行う。繰り返す場合はステップST1Aに進み、繰り返さない場合は処理を終了する。通常、誤りがすべて訂正されるか、または、所定の回数の繰り返し復号が完了した段階で復号処理を終了する。

【0050】従来の積符号の軟入力軟出力繰り返し復号 法は以上のように構成されているので、各要素符号の軟 入力軟出力復号に要する処理時間が膨大であるため積符 号全体の復号を完了するまでに多大の時間を必要とす る

## [0051]

【発明が解決しようとする課題】従来の軟入力軟出力復号方法は以上のように構成されているので、双対符号のトレリス線図を用いて行われるが、一般に(N, K) 2元線形ブロック符号の状態数が最大で $2^{N-K}$ 個あるため、チェックビット数(N-K)が多いとトレリス線図の状態数が膨大となり、再帰式 $\alpha$ および $\beta$ の計算量が膨大になる課題があった。また、再帰式 $\alpha$ および $\beta$ を記憶するためのメモリ容量も膨大になる課題もあった。さらに、従来の積符号の軟入力軟出力繰り返し復号法ではC1符号およびC2符号を繰り返して軟入力軟出力復号するために復号結果が求められるまでの処理時間が膨大になる課題があった。

【0052】この発明は上記のような課題を解決するためになされたもので、2元線形プロック符号の軟入力軟出力復号を少ない計算量とメモリ容量で行うことができる軟入力軟出力復号方法及び軟入力軟出力復号装置を得ることを目的とする。また、この発明は、積符号の軟入

力軟出力復号を少なり合う量とメモリ容量で行うことができる軟入力軟出力復号方法及び軟入力軟出力復号装置を得ることを目的とする。

## [0053]

【課題を解決するための手段】この発明に係る軟入力軟出力復号方法は、生成ステップで生成された硬判定データをアダマール変換して第1のデータ系列を生成し、その信頼度情報をアダマール変換して第2のデータ系列を生成するアダマール変換ステップを設けたものである。【0054】この発明に係る軟入力軟出力復号方法は、事後値計算ステップが2元線形プロック符号C1、C2から構成された積符号を復号する場合、C1符号の事後値を計算すると、その事後値をC2符号の事前値として軟入力値計算ステップに与え、C2符号の事前値として軟入力値計算ステップに与えるようにしたものである。

【0055】この発明に係る軟入力軟出力復号装置は、 軟入力値変換回路により生成された硬判定データをアダ マール変換して第1のデータ系列を生成し、その信頼度 情報をアダマール変換して第2のデータ系列を生成する アダマール変換回路を設けたものである。

【0056】この発明に係る軟入力軟出力復号装置は、 事後値計算回路が2元線形プロック符号C1、C2から 構成された積符号を復号する場合、C1符号の事後値を 計算すると、その事後値をC2符号の事前値として軟入 力値計算回路に与え、C2符号の事後値を計算すると、 その事後値をC1符号の事前値として軟入力値計算回路 に与えるようにしたものである。

## [0057]

【発明の実施の形態】以下、この発明の実施の一形態を 説明する。

実施の形態1.以下、この発明の実施の形態1による2元線形プロック符号の軟入力軟出力復号方法について説明する。ここでは、符号長N=2<sup>m</sup>、情報長K=2<sup>m</sup>-1-m (mは正の整数)の(N, K) 拡大ハミング符号を用いて説明する。また、以下の説明では、この拡大ハミング符号を符号Cと称する。符号Cの双対符号(C'とする)は符号長N=2<sup>m</sup>、情報長m+1の1次のリード・マラー符号である。符号長Nの1次のリード・マラー符号はN次のアダマール行列H<sub>N</sub>から構成することができる。m=3の場合を例にとり具体的に説明する。【0058】符号長N=2<sup>m</sup>=8、情報長K=m+1=4の1次のリード・マラー符号の符号語は、下記の式(26)の8次のアダマール行列H<sub>8</sub>と、その反転行列

(26) の8状のアクマール1列日<sub>8</sub>と、その反転1列 -H<sub>8</sub>において、行列要素 "+1" をピット "0" に、 "-1" をピット "1" に変換した行列の行に対応して

いる(したがって全部で2N=16行)。

### 【数26】

26)

なお、リード・マラー符号の詳細については前掲『符号 理論』参照。

【0059】以下では符号長をNとして一般的に説明する。N次のアダマール行列 $H_N$ を構成する行ベクトルを上から $h_1$ 、 $h_2$ 、…、 $h_N$ と表し、反転行列 $-H_N$ の行ベクトルを上から $h_{N+1}$ 、 $h_{N+2}$ 、…、 $h_2$  と表す(式(26)ではN=8)。また各行 $h_m$ (m=1,2,…,2N-1,2N)に対応するリード・マラー符号の符号語を $B_m$ (m=1,2,…,2N-1,2N)と表す。逆にいえば、符号語 $B_k=(b_1,b_2,…,b_{N-1},b_N)$ ( $b_m=0,1$ )の各ビット" $b_k$ "を実数"(-1) 。 に変換した行ベクトルが $h_k$ である。このとき、特に双対符号C"の零元(0,

$$u_{m} = \begin{cases} 0 & (y_{m} \ge 0) \\ 1 & (y_{m} < 0) \end{cases}$$

$$v_{m} = \begin{cases} |\tanh(L, y_{m})| & (y_{m} | > \varepsilon) \\ |\tanh(L, \varepsilon)| & (y_{m} | \le \varepsilon) \\ 0 & \tanh(\Delta, \varepsilon) & (29) & (29) \end{cases}$$

ただし、式 (28) の t a n h は次の式 (29) で定義 される双曲正接関数である。

$$\tanh(x) = \frac{e^x - e^{-x}}{e^x + e^{-x}}$$

【0061】双対符号C'の符号語 $B_k = (b_1, b_2, ..., b_{N-1}, b_N)$   $(b_m = 0, 1)$  に対して、下記の式 (30) および式 (31) により $U(B_k)$ 

0, …, 0, 0) はアダマール行列 $H_N$ の第1行 $h_1$ に対応している。

【0060】この実施の形態1では、従来技術の箇所で説明した図7の通信路モデルを仮定して説明する。送信機において拡大ハミング符号Cの符号語W=( $\mathbf{w}_1$ ,  $\mathbf{w}_2$ , …,  $\mathbf{w}_{N-1}$ ,  $\mathbf{w}_N$ ) が送信され、通信路3を介して受信機において復調データY=( $\mathbf{y}_1$ ,  $\mathbf{y}_2$ , …,  $\mathbf{y}_{N-1}$ ,  $\mathbf{y}_N$ ) が生成されたものとする。復調データY=( $\mathbf{y}_1$ ,  $\mathbf{y}_2$ , …,  $\mathbf{y}_{N-1}$ ,  $\mathbf{y}_N$ ) に対して実数系列 $\mathbf{u}_m$ ,  $\mathbf{v}_m$  ( $\mathbf{m}=1$ , 2, …,  $\mathbf{N}-1$ ,  $\mathbf{N}$ ) を次の式(27)、式(28)により定義する。ただし、 $\mathbf{\epsilon}$  は十分小さい正数である。

【数27】

【数28】

およびV(B<sub>k</sub>)を定義する。 【数29】

$$U(B_k) = \frac{1}{2} \sum_{m=1}^{N} (2b_m - 1) \cdot u_m = -\frac{1}{2} \sum_{m=1}^{N} (-1)^{b_m} \cdot u_m$$
 (30)

$$V(B_k) = \prod_{m=1}^{N} v_m^{b_m - 1/2} \tag{3.1}$$

-10-

【0062】このとき、下記の式(32)の関係に注意 すると、式(8)に現れる積の項∏tanh()は式 (33) により近似される。 【数30】

$$U(B_{k}) - U(B_{1}) = \sum_{m=1}^{N} b_{m} u_{m}$$
 (32)

$$\prod_{l=1,l\neq m}^{N} \tanh(L_{e}y_{l})^{b_{l}} = \prod_{l=1,l\neq m}^{N} (-1)^{b_{l}u_{l}} v_{l}^{b_{l}} 
= (-1)^{U(B_{k})-U(B_{l})} ((-1)^{u_{m}} v_{m}^{-1})^{b_{m}} \prod_{l=1}^{N} v_{l}^{b_{l}-1/2} \prod_{l=1}^{N} v_{l}^{1/2} 
= (-1)^{U(B_{k})-U(B_{l})} ((-1)^{u_{m}} v_{m}^{-1})^{b_{m}} V(B_{k}) V(B_{N+1})$$
(3 3)

 $Z(B_{*})$  =  $(-1)^{V(B_{*})}V(B_{*})$  (34) 式 (33) の近似値を用いると、式 (8) の外部値は、 【数32】 次の式 (35) のように近似される。

$$L_{a}(w_{m}) \approx \log \frac{\sum_{B_{k} \in \mathcal{C}, b_{m}=0} Z(B_{k}) + \sum_{B_{k} \in \mathcal{C}, b_{m}=1} Z(B_{k})(-1)^{a_{m}} v_{m}^{-1}}{\sum_{B_{k} \in \mathcal{C}, b_{m}=0} Z(B_{k}) - \sum_{B_{k} \in \mathcal{C}, b_{m}=1} Z(B_{k})(-1)^{a_{m}} v_{m}^{-1}}$$
(35)

される。

【数33】

【0064】また、下記の式(36)および式(37)により $S^{(0)}$ <sub>m</sub>と $S^{(1)}$ <sub>m</sub>(m=1, 2, ..., N-1,N)を定義すると、式(35)は式(38)のように表

. . . .

$$S_{m}^{(0)} = \sum_{B_{k} \in \mathcal{C}, b_{k} = 0} Z(B_{k}) \tag{3.6}$$

$$S_{m}^{(1)} = \sum_{B_{1} \in C} Z(B_{k})(-1)^{m} v_{m}^{-1}$$
 (37)

$$L_{s}(w_{m}) = \log \frac{S_{m}^{(0)} + S_{m}^{(1)}}{S_{m}^{(0)} - S_{m}^{(1)}}$$
 (38).

【0065】式 (38) のLLRを計算するには、式 (36)、式 (37) で定義される $S^{(O)}_{m}$ と $S^{(1)}_{m}$  ( $m=1, 2, \cdots, N-1, N$ ) を求める必要がある。 一方、 $S^{(O)}_{m}$ と $S^{(1)}_{m}$ を計算するには、式 (34) で定義されるZ(B) (Bは双対符号の符号語)を求める必要がある。

【0066】まず、Z(B) (Bは双対符号の符号語)の

$$U^{-1}(u_1,u_2,...,u_N)$$

【0067】式(32)により、符号語 $B_k$ (k=1,2 , …, N)に対応する $U(B_k)$ は行べクトル $B_k$ と列ベクトル $B_k$ の式(40)の内積で計算

$$U(B_k) = -\frac{1}{2}h_k \cdot U$$

式 (40) を各k (k=1, 2, …,  $^{\prime}$ N) についてまとめると、列ベクトルUのアダマール変換(-1/2)H $_{N}$ 

計算方法について説明する。双対符号の符号語Bに対応するZ(B)は同じ符号語BのU(B)(式  $(3\ 0)$ ) およびV(B)(式  $(3\ 1)$ ) から構成される。まずU(B)の計算方法について説明する。式  $(2\ 7)$  で定義される実数系列 $u_m$ (m=1, 2, …, N-1, N)を並べて列ベクトルUを定義する(式  $(3\ 9)$ )。

【数34】

(39)

される。 【数35】

(40)

Uが得られる。よって、列ベクトルUのアダマール変換 H<sub>N</sub>Uを計算すれば、双対符号の符号語半分についてU (B<sub>k</sub>) (k=1, 2, …, N) が計算できる。一方、残 りの符号語B<sub>k</sub> (k=N+1, N+2, …, 2N) に対 応するU(B<sub>k</sub>)は、次の式(4 1)により上で計算した

 $U(B_{k-N})$ を-1倍すれば求められる。 【数36】

$$U(B_k) = -\frac{1}{2}h_k \cdot U = \frac{1}{2}h_{k-N} \cdot U = -U(B_{k-N})$$
 (4.1)

 $U(B_k) = -\frac{1}{2}h_k \cdot U = \frac{1}{2}h_{k-N} \cdot U = -U(B_{k-N})$  [0068] 次に式(31)のV(B<sub>k</sub>)の計算方法につ 2)の いて説明する。 $V(B_k)$ の対数をとり、下記の式(4

2) のようにV'(Br)とおく。 【数37】

 $V'(B_k) = \log V(B_k) = \frac{1}{2} \sum_{n=1}^{N} (2b_n - 1) \log v_n = -\frac{1}{2} \sum_{n=1}^{N} (-1)^{b_n} \log v_n$ (42)

列ベクトルV'を下記の式(43)により定義すると、  $V'(B_k)(k=1, 2, ..., N) \& U(B_k)(k=$ 1, 2, …, N) と同様に、列ベクトルV'のアダマー ル変換のスカラー倍(-1/2)H<sub>8</sub>V'から求められ る。また、 $V'(B_k)(k=N+1, N+2, ..., 2)$ 

N) はV'(B<sub>N-k</sub>)を-1倍すれば求められることも U(B<sub>k</sub>)の場合と同様である。なお、指数関数を利用す れば $V'(B_k)$ から $V(B_k) = e \times p V'(B_k)$ を計算 できる。

【数38】

$$V'^{-T}(\log \nu_1, \log \nu_2, ..., \log \nu_4)^T = (\nu_1', \nu_2', ..., \nu_4')$$
 (43)

【0069】このように $Z(B_k)$ に現れる $U(B_k)$ 、V $(B_k)$ は、ともにN次のアダマール変換 $H_N$ を利用して 計算することができる。N次のアダマール変換H<sub>N</sub>Uお よびHNV'は一般的な行列の演算法則により計算する こともできるが、アダマール行列の特徴を巧みに利用し た効率的な計算方法(グリーン・マシーン)が知られて いる。アダマール変換の効率的な計算方法については宮 川洋他著『符号理論』、F. J. MacWilliam s他著「The Theory of Error-C orrecting Codes (North-Ho lland)を参照。この高速アダマール変換を用いれ ばU(B)とV'(B)を高速に計算することができる。

【0070】次に式(36)および式(37)で定義さ  $has^{(0)}_{m} \xi s^{(1)}_{m} (m=1, 2, ..., N-1,$ N)の計算方法について説明する。実数xをその正負の 符号(±1)と、絶対値の対数の組合せで(x<sub>0</sub>, x<sub>1</sub>)  $(x_0 = sgn(x), x_1 = log(|x|))$  のように 表す。また、この表示体系をQ={(x<sub>0</sub>,x<sub>1</sub>) | x<sub>0</sub> は±1,x,は実数〕とおく。この表示体系Q上ではZ (B)は、下記の式(44)のように表される。このZ (B)は高速アダマール変換により算出されたU(B)と V'(B)から簡単に求められる。

【数39】

$$Z(B_k) = ((-1)^{U(B_k)}, \log V(B_k)) = ((-1)^{U(B_k)}, V'(B_k))$$
 (44)

【0071】ところで、Qの2元 $X = (x_0, x_1)$ 、Y =(y o, y ,)の和X+Yは、この表示形式のもとで次 の式(45)により計算される。ただし、f+およびf \_は正の実数上で定義される式(46)の関数である。 【数40】

 $X + Y = x_0 \exp(x_1) + y_0 \exp(y_1) =$  $(x_0, x_1 + f_*(x_1 - y_1))(x_1 > y_1, x_0 - y_0)$  $(x_0, x_1 + f_-(x_1 - y_1))(x_1 > y_1, x_0 \neq y_0)$  $(y_0, y_1 + f_*(y_1 - x_1))(x_1 < y_1, x_0 = y_0)$  $(y_0, y_1 + f_-(y_1 - x_1))(x_1 < y_1, x_0 \neq y_0)$ 

(45)

 $f_{+}(x) = \log(1 + e^{-x})$  $f_{-}(x) = \log(1 - e^{-x})$ 

(46)

【0072】図1は集合Q02元 $X=(x_0,x_1)$ 、Y $=(y_0,y_1)$ の和X+Y=Z=(z\_0,z\_1)を計算する フローチャートである。まず、ステップST11におい て加算するQの2元 $X = (x_0, x_1), Y = (y_0, y_1)$ を設定する。次にステップST12においてx<sub>1</sub>がy<sub>1</sub> より大きいか否かを判定する。x<sub>1</sub>がy<sub>1</sub>より大きい場 合はステップST13Aに進み、zo、z1、z2にそ れぞれ $x_0$ 、 $x_1$ 、 $x_1 - y_1$ を代入してステップST 14に進む。一方、 $x_1$ が $y_1$ より小さい場合はステッ プST13Bに進み、zo、zi、zzにそれぞれ  $y_0$ 、 $y_1$ 、 $y_1-x_1$ を代入してステップST14に

【0073】ステップST14ではxoとyoが等しい か否かを判定する。xoとyoが等しい場合はステップ

ST15Aに進み、異なる場合はステップST15Bに進む。ステップST15Aでは変数 $z_1$ に $z_1$ + $f_+$ ( $z_2$ )を代入してステップST16に進む。一方、ステップST15Bでは変数 $z_1$ に $z_1$ + $f_-$ ( $z_2$ )を代入してステップST16に進む。ステップST16では Zに( $z_0$ , $z_1$ )を代入して終了する。

【0074】図1の加算アルゴリズムを用いると、S  $^{(0)}_{m}$ とS $^{(1)}_{m}$   $(m=1, 2, \cdots, N-1, N)$  を表示体系Q上で、即ち、対数領域上で計算することができる。図2はS $^{(0)}_{m}$ とS $^{(1)}_{m}$   $(m=1, 2, \cdots, N-1, N)$  の計算を示すフローチャートである。ステップST21のSoとSiは計算の途中結果を格納するための変数であり、kはカウンタである。ステップST22のB<sub>k</sub>  $^{(m)}$ は双対符号C $^{'}$ の符号語B<sub>k</sub>  $^{(b)}$   $^{(b)}$   $^{(b)}$   $^{(b)}$   $^{(c)}$   $^{(c)}$ 

 $b_2$ , …,  $b_{N-1}$ ,  $b_N$ )  $(b_m=0, 1)$  の第m番目のビット $b_m$ を表す。また、ステップST23およびST24の $z_{N-1}$ は符号語 $B_{k}$ に対応する $Z(B_{k})$ を表示体系Q上で表したときの符号成分と対数成分、即ち、 $Z(B_{k})=(z_{N-1},z_{N-1})$ である。

【0075】次に図2のフローチャートの動作について 説明する。ステップST21において変数 $S_0$ と $S_1$ に

 $P = (p_0, p_1) = (x_0, x_1) + (y_0, y_1)$ 

 $p_1$ と $q_1$ から次の式(48) になり外部値と  $(w_m)$ )を計算する。また、計算された外部値 $(w_m)$ から次の式(49)により符号ビット $w_m$ のLLR( $w_m$ )を計算する。計算されたLLR( $w_m$ )の符号から符号ビット

$$L_*(w_n) = p_1 - q_1$$
  
 $LLR(w_i) - L(w_i, y_i) + L_*(w_i)$ 

【0078】この実施の形態1の線形符号の軟入力軟出力復号方法は以上のように構成されるので、符号ビットの外部値の計算において双対符号のトレリス線図を用いるのではなく、より簡易なアダマール変換を用いて計算するので、計算量が少なくて済み、高速な復号が可能である。また、従来技術では再帰式αおよびβを記憶するためのメモリが必要であったが、この実施の形態1の復号方法では2(B)(Bは双対符号の符号語)を記憶しておくだけでよいため従来技術に比べてメモリ容量を大幅に削減できる効果がある(アダマール行列の対称性から双対符号の符号語半分の2(B)を記憶すれば十分である。)

【0079】また、(N, K) 拡大ハミング符号を要素符号とする積符号を復号する場合には、各要素符号の軟入力軟出力復号にこの実施の形態1で説明した復号方法を適用すれば、より高速に積符号の軟入力軟出力繰り返し復号を行うことができる。なお、この実施の形態1では(N, K) 拡大ハミング符号の軟入力軟出力復号方法について説明したが、2元線形プロック符号の軟入力軟出力復号方法は拡大ハミング符号のみならず、BCH符

【0076】ステップST25では変数S<sub>1</sub>と( $x_0, x_1$ )の和を変数S<sub>1</sub>に代入し、ステップST26に進む。ステップST26ではカウンタkの値が2Nに等しいか否かを判定する。カウンタkの値が2N未満であればステップST27に進み、カウンタkをインクリメントしてステップST22以降の処理を繰り返す。一方、カウンタkの値が2Nに等しい場合は処理を終了する。【0077】計算されたS<sup>(O)</sup><sub>m</sub>=( $x_0, x_1$ )、S<sup>(1)</sup><sub>m</sub>=( $y_0, y_1$ )から下記の式(47)のPおよびQを計算する。

【数41】

(47)

 $w_m$ を式(5)にしたがって推定し、推定情報ビットとして出力する。

【数42】

(48)

(49)

号やリード・マラー符号など、他の2元線形プロック符号に適用できることは言うまでもない。

【0080】実施の形態2.図3はこの発明の実施の形態2による軟入力軟出力復号装置を示す構成図であり、図において、11A、11Bは整数の加算回路、12は入力される整数を2組の整数に変換して出力する変換テーブル、13Aは第1の高速アダマール変換回路、13Bは第2の高速アダマール変換回路、14は外部値計算回路、15は情報ビットを推定する判定回路である。

【0081】次に図3の復号装置の動作について、上記実施の形態1と同じ(N,K)拡大ハミング符号を用いて説明する。まず、復調器から入力される通信路値 $y_m$ と事前値 $La_m$ が加算回路11Aにおいて加算されて式(9)の軟入力値 $L(w_m,y_m)$ ( $m=1,2,\cdots,N-1,N$ )が生成される。ただし、入力される通信路値 $y_m$ と事前値 $La_m$ は量子化されて整数として表されているものとする。

【0082】生成された軟入力値 $L(w_m, y_m)$ は変換 テーブル12に入力され、式 (27) に示す $u_m$ と式 (28) に示す $v_m$ の対数 $v_m=1$ 0 $gv_m$ が生成さ

れる。軟入力値 $L(w_m, y_m)$ が正であれば $u_m$ に0、負であれば $u_m$ に1がセットされ、また、x=L  $(w_m, y_m)$ からxの関数 f(x)=l o g(t a n h (|x|))の量子化値を格納したテーブルを索表して $v'_m$  にl o g(t a n h  $|L(w_m, y_m)|$ )がセットされて出力される。系列 $v'_m$ は第1の高速アダマール変換回路1 3 Aおよび外部値計算回路1 4 に入力され、系列 $u_m$ は第2 の高速アダマール変換回路1 3 Bおよび外部値計算回路1 4 に入力される。

【0083】高速アダマール変換回路13A,13Bはグリーン・マシーンやその他の公知の技術で構成される。高速アダマール変換回路13Aでは式(42)の  $V'_{\mathbf{k}}=V'(B_{\mathbf{k}})(k=1,2,\cdots,2N)$ が生成され、高速アダマール変換回路13Bでは式(30)のU $_{\mathbf{k}}=U(B_{\mathbf{k}})(k=1,2,\cdots,2N)$ が生成される。高速アダマール変換回路13A,13Bにおいて生成された系列 $V'_{\mathbf{k}}$ および系列 $U_{\mathbf{k}}$ は外部値計算回路14に入力される。

【0084】外部値計算回路 14では変換テーブル 12から出力される軟入力値の変換信号 v  $_m$ と u  $_m$ 、高速アダマール変換回路 13 Aから出力される系列 V  $_k$  、高速アダマール変換回路 13 B から出力される系列 U  $_k$  がそれぞれ入力されて式(35)の外部値が計算される。まず、U  $_k$  が偶数ならば z k  $_0$ に 1 、奇数ならば z k  $_0$ に -1 がセットされ、z k  $_1$  に V  $_k$  がセットされて式(44)の Z (B  $_k$ )の Q 表現 Z  $_k$  = (z k  $_0$ , z k  $_1$  )が生成される。

【0085】生成された $Z_k = (zk_0, zk_1)$ および 軟入力値の変換信号v'mおよびumから式(36)お よび式 (37) のS<sup>(0)</sup>mとS<sup>(1)</sup>m (m=1, 2, …, N-1, N) を計算する回路を図4に示す。図中の  $0_0$ ,  $r0_1$ )の各成分を格納するレジスタ、 $r1_0$ と  $r1_1$ は $S^{(1)}_m$ のQ表現 $S^{(1)}_m$ =( $r1_0$ ,  $r1_1$ ) の各成分を格納するレジスタであり、B<sub>k</sub>(m)は双対符 号C'の符号語B<sub>k</sub>=( $b_1$ ,  $b_2$ , …,  $b_{N-1}$ , b $_{N}$ ) ( $b_{m}=0$ , 1) の第m番目のビット $b_{m}$ である。 【0086】また、31はQ表現のQ加算回路、32A はQ加算回路31の出力をレジスタェ0,またはェ1, に入力するスイッチ、32Bはレジスタr0,またはr 1<sub>1</sub>の出力を選択してQ加算回路31に入力するスイッ チ、32CはQ加算回路31の出力をレジスタ r 0 o ま たは「1。に入力するスイッチ、32Dはレジスタ「0 oまたはr1oの出力を選択してQ加算回路31に入力 するスイッチ、33A、33Bはセレクタ、34は整数 の加算回路、35は論理積ゲート、36A、36Bは一 1倍回路である。

【0087】図4の回路の動作を説明する前にQ加算回路31の構成および動作について説明する。図5はQの $2元X=(x_0, x_1)$ と $Y=(y_0, y_1)$ を加算するQ

加算回路の構成を示す回路図であり、図において、41 A、41 B は整数の加算回路、42 A、42 B、42 C、42 D はセレクタ、43 A は式(46)の関数  $f_+$ (x)の量子化値を格納したルックアップテーブル、43 B は式(46) の関数  $f_-$ (x)の量子化値を格納したルックアップテーブル、44 は入力される値(w) が正であるか否かを判定する判定回路、45 は入力される $x_0$  と $y_0$  が等しいか否かを判定する判定回路、46 A、46 B は -16 信回路である。

【0088】次に図5の動作について説明する。 $x_1$ は 加算回路 41 A およびセレクタ 42 B の入力 A に入力され、 $x_0$ はセレクタ 42 C の入力 A および判定回路 45 に入力される。一方、 $y_1$  は一1 倍回路 46 A およびセレクタ 42 B の入力 B に入力され、 $y_0$  はセレクタ 42 C の入力 B および判定回路 45 では $x_0$  と $y_0$  が等しい場合 1 が出力され、等しくない場合は 0 が出力される。

【0089】また、-1倍回路46Aでは $y_1$ が-1倍されて、 $-y_1$ が加算回路41Aに出力される。加算回路41Aでは $x_1$ と $-y_1$ が加算されて、 $x_1-y_1$ が判定回路44、セレクタ42Aの入力A、-1倍回路46Bに入力される。-16回路46Bでは $x_1-y_1$ が-16台れて、 $-x_1+y_1$ がセレクタ42Aの入力Bに入力される。判定回路44では $w=x_1-y_1$ が正であれば1、負であれば0がセレクタ42A、42B、42Cに出力される。セレクタ42Aでは判定回路44から入力される信号が1であれば入力Aが選択され、0であれば入力Bが選択されてルックアップテーブル43A、43Bに入力される。

【0090】ルックアップテーブル43Aでは、入力されるxからテーブルを索表して対応する $f_+(x)$ がセレクタ42Dの入力Aに出力され、ルックアップテーブル43Bでは、入力されるxからテーブルを索表して対応する $f_-(x)$ がセレクタ42Dの入力Bに出力される。セレクタ42Bでは、判定回路44から入力される信号が1であれば入力Aが選択され、0であれば入力Bが選択されて加算回路41Bに出力される。また、セレクタ42Dでは、判定回路45の出力信号が1であれば入力Aが選択されて加算回路41Bに出力される。加算回路41Bでは、セレクタ42Bの出力とセレクタ42Dの出力が加算されて $z_1$ が生成される。一方、セレクタ42Cでは、判定回路44の出力信号が1であれば入力Aが選択され、0であれば入力Bが選択されて $z_0$ が生成される。

【0091】次に図4の回路の動作について説明する。各m (m=1, 2, …, N-1, N) ごとに図4の回路が並列に配置されて動作するが、ここではmを1つ固定して説明する。軟入力値の変換信号の1つv'mは-1倍回路36Aで-1倍されて-v'mが生成され、加算回路34に入力される。また、も51つの変換信号um

は論理積ゲート35に入力される。 $Z_k = (zk_0, zk_1)$ がk=1から2Nまで順に入力され、 $zk_1$ はセレクタ33Aの入力Aおよび加算回路34に入力され、 $zk_0$ はセレクタ33Bの入力Aおよび-1倍回路36Bに入力される。また、 $B_k$ (m)はセレクタ33Aに入力される。

【0092】加算回路34では、 $zk_1$ と $-v'_m$ が加算されて $zk_1-v'_m$ がセレクタ33Aの入力Bに入力される。セレクタ33Aでは、 $B_k(m)$ が0のとき入力Aが選択され、1のとき入力Bが選択されてQ加算回路31に入力される(入力 $x_1$ )。-1倍回路36Bでは、 $zk_0$ が-1倍されて $-zk_0$ がセレクタ33Bに入力される。セレクタ33Bでは、 $B_k(m)$ と $u_m$ の論理積が0のときは入力Aが選択され、1のときは入力Bが選択されてQ加算回路31に入力される(入力 $x_0$ )。

【0093】スイッチ32Bでは、 $B_k$ (m)が0のとき 端子0に接続されてレジスタ $r0_1$ の出力が、一方、 $B_k$ (m)が1のとき端子1に接続されてレジスタ $r1_1$ の出力がQ加算回路31に入力される(入力 $y_1$ )。また、スイッチ32Dでは、 $B_k$ (m)が0のとき端子0に接続されてレジスタ $r0_0$ の出力が、一方、 $B_k$ (m)が1のとき端子1に接続されてレジスタ $r1_0$ の出力がQ加算回路31に入力される(入力 $y_0$ )。

【0094】Q加算回路31の出力 $z_1$ は、スイッチ32Aを介してレジスタ $r_0$ 1または $r_1$ 1に入力される。 $B_k$ (m)が0のときスイッチ32Aは端子0に接続されてQ加算回路31の出力 $z_1$ はレジスタ $r_0$ 1に入力され、 $B_k$ (m)が1のときスイッチ32Aは端子1に接続されてQ加算回路31の出力 $z_1$ はレジスタ $r_1$ 1に入力される。

【0095】また、Q加算回路31の出力 $z_0$ は、スイッチ32Cを介してレジスタ $r_0$ 。または $r_1$ 。に入力される。 $B_k$ (m)が0のときスイッチ32Cは端子0に接続されてQ加算回路の出力 $z_0$ はレジスタ $r_0$ に入力され、 $B_k$ (m)が1のときスイッチ32Cは端子1に接続されてQ加算回路31の出力 $z_0$ はレジスタ $r_0$ に入力される。

【0096】  $Z_{2N} = (z \, 2N_0, z \, 2N_1)$ の入力が完了した段階でレジスタの組( $r \, 0_0, r \, 0_1$ ) に格納されている内容が $S^{(0)}_m$ であり、レジスタの組( $r \, 1_0, r \, 1_1$ ) に格納されている内容が $S^{(1)}_m$ である。  $S^{(0)}_m = (r \, 0_0, r \, 0_1)$  および $S^{(1)}_m = (r \, 1_0, r \, 1_1)$  から、Qの加算( $p_0, p_1$ ) =  $(r \, 0_0, r \, 0_1) + (r \, 1_0, r \, 1_1)$  および( $q_0, q_1$ ) =  $(r \, 0_0, r \, 0_1) + (-r \, 1_0, r \, 1_1)$  が計算されて符号ビット $v_m$ の外部値 $Le(v_m) = p_1 - q_1$  が算出される。

【0097】図3に示す外部値計算回路14で計算された符号ビット $\mathbf{w_m}$ の外部値 $\mathbf{Le}(\mathbf{w_m})$ は軟出力として出

【0098】この実施の形態2の2元線形プロック符号の軟入力軟出力復号装置は、上述したように高速アダマール変換を利用して高速に外部値を計算できる効果がある。また、積符号を軟入力軟出力繰り返し復号する場合に、要素符号の復号に軟入力軟出力復号装置を適用すれば高速な積符号の復号装置が構成できる。

## [0099]

【発明の効果】以上のように、この発明によれば、生成ステップで生成された硬判定データをアダマール変換して第1のデータ系列を生成し、その信頼度情報をアダマール変換して第2のデータ系列を生成するアダマール変換ステップを設けるように構成したので、2元線形プロック符号の軟入力軟出力復号を少ない計算量とメモリ容量で行うことができる効果がある。

【0100】この発明によれば、事後値計算ステップが2元線形ブロック符号C1、C2から構成された積符号を復号する場合、C1符号の事後値を計算すると、その事後値をC2符号の事後値を計算すると、その事後値をC1符号の事前値として軟入力値計算ステップに与えるように構成したので、積符号の軟入力軟出力復号を少ない計算量とメモリ容量で行うことができる効果がある。【0101】この発明によれば、軟入力値変換回路により生成された硬判定データをアダマール変換して第1のデータ系列を生成し、その信頼度情報をアダマール変換して第2のデータ系列を生成するアダマール変換して第2のデータ系列を生成するアダマール変換して第2のデータ系列を生成するアダマール変換して第2のデータ系列を生成するアダマール変換の略を設けるように構成したので、2元線形プロック符号の軟入力軟出力復号を少ない計算量とメモリ容量で行うことができる効果がある。

【0102】この発明によれば、事後値計算回路が2元線形プロック符号C1、C2から構成された積符号を復号する場合、C1符号の事後値を計算すると、その事後値をC2符号の事前値として軟入力値計算回路に与え、C2符号の事後値を計算すると、その事後値をC1符号の事前値として軟入力値計算回路に与えるように構成したので、積符号の軟入力軟出力復号を少ない計算量とメモリ容量で行うことができる効果がある。

### 【図面の簡単な説明】

【図1】 集合Qの2元X= $(x_0, x_1)$ 、Y= $(y_0, y_1)$ の和X+Y=Z= $(z_0, z_1)$ を計算するフローチャートである。

【図2】  $S^{(0)}_{m}$ と $S^{(1)}_{m}$  (m=1, 2, …, N-1, N) の計算を示すフローチャートである。

【図3】 この発明の実施の形態2による軟入力軟出力 復号装置を示す構成図である。

【図4】  $S^{(0)}_{m} \& S^{(1)}_{m} (m=1, 2, ..., N-1, N)$  を計算する回路を示す構成図である。

【図5】 Q加算回路の構成を示す回路図である。

【図6】 積符号の一般的な構成を示す説明図である。

【図7】 一般的なディジタル通信システムを示す構成 図である。

【図8】 (7,3)巡回符号の符号器の構成を示すブロック図である。

【図9】 (7, 3) 巡回符号のトレリス線図を示す説明図である。


【図10】 積符号の軟入力軟出力繰り返し復号法を示

すフローチャートである。


## 【符号の説明】

11A, 11B 整数の加算回路、12 変換テープル、13A 第1の高速アダマール変換回路、13B 第2の高速アダマール変換回路、14 外部値計算回路、15 判定回路、31 Q加算回路、32A, 32B, 32C, 32Dスイッチ、33A, 33B セレクタ、34 整数の加算回路、35 論理積ゲート、36A, 36B -1倍回路、41A, 41B 整数の加算回路、42A, 42B, 42C, 42D セレクタ、43A, 43B ルックアップテーブル、44 判定回路、45 判定回路、46A, 46B -1倍回路。


【図1】





【図2】



【図3】










【図5】


【図7】






【図8】 【図9】







フロントページの続き

(72) 発明者 中村 隆彦

東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 吉田 英夫

東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内

F ターム(参考) 5B001 AA01 AA08 AA13 AB02 AB03 AC01 AD06 5J065 AC02 AD05 AF03 AG05 AH02 AH07 AH21